6ES7132-4BD00-0AA0

6ES7132-4BD00-0AA0

6ES7132-4BD00-0AA0

还可利用PinAhead布局设计中其它与I/O相关的逻辑，如BUFG、BUFR、IODELAY、 IDELAYCTRL和DCM。利用PlanAhead中的“Find”命令，可以方便地定位这些对象和布放点。要想有选择地察看的扩展逻辑和逻辑连接，请使用工具中的原理图视图(“SchemaTIc” view)。

通过在PlanAhead软件中的某个视图中选择特定的I/O相关逻辑并将其拖动到器件视图(Device view)中的选定位置，就可以锁定其布局。

PlanAhead软件将会自动判断，仅允许将有关逻辑放在合适的位置。在拖动设计中的逻辑对象时，动态光标会显示出适当的布局位置。

步骤4： 为zui终核签(Sign-Off)运行DRC和WASSO

一旦完成引脚分配，就可利用 PinAhead丰富的DRC规则来进行核签前的DRC检查，保证在运行PlanAhead软件实施工具前设计是无错的。工具中的众多I/O和时钟相关规则可保证I/O布局是合法的。可利用PlanAhead的DRC对话框来选择相应的规则。

如果工具发现违反规则的情况，将会显示带有错误信息的DRC结果表。 选择相应的错误信息可以更进一步入地了解有关情况。

PlanAhead还提供了加权平均同步转换输出(WASSO)分析功能，可帮助识别引脚分配引起的潜在信号完整性问题。为工具提供PCB设计的寄生参数特性，PlanAhead软件将会分析不同的I/O组以及其近邻，并报告每一I/O组的利用情况和状态。

1、客户*，服务为先。
2、重承诺，绝不出尔反尔。
3、客户服务从细节做起。
4、细心、用心、热心、爱心。
5、绝不做诋毁竞争对手、污蔑同行的行为，不向客户说对竞争对手不利

的话。
6、满足客户的要求、让客户满意就是我们的工作。
==========================